布局验证

在高级节点，您将有更多强制性的制造设计 (DFM) 检查，以解决可能导致参数良率损失的光刻、蚀刻和掩膜系统制造变化。Virtuoso ^®定制设计平台中的Cadence 布局验证工具支持设计中制造签核。这些工具还通过提供设计中 LDE 分析和优化的技术帮助您在布局创建期间减轻布局相关效应 (LDE)。

我们还通过 Cadence ^®物理验证系统提供设计中和后端物理验证、约束验证和可靠性检查功能，可以加速最终签核。