Virtuoso RF Solution

应对芯片、封装和电路板中的射频设计挑战

Key Benefits

射频集成电路、射频模组以及封装的协同设计环境消除了数据手工转换带来的设计失误
用于仿真、版图原理图对比检查（LVS）、电磁分析以及整个模组或封装验证的单一精准电路图
用于多PDK支持下同时编辑模组版图或芯片版图的Edit-in-Concert技术
寄生抽取和电磁解算器的智能集成
Cadence SiP Layout与Virtuoso Layout Suite的互操作性
广泛的射频仿真和分析能力，可结合Virtuoso ADE Product Suite与Spectre RF仿真选件

工程师在设计5G、物联网或汽车应用时，搭建射频集成电路以及将多个集成电路集成到一个高级射频模组上，均面临着挑战。采用传统方法将设计过程分割到不同的设计板块中不再可行。射频集成电路、系统级封装模组以及印刷电路板之间再无分隔，这要求射频集成电路工程师“跳出芯片思维”，着眼于更高层面。

通过将所需所有工具紧密集成为一个综合设计环境和流程，Cadence^® Virtuoso^® RF Solution解决了当下射频系统所面临的难题。Virtuoso RF Solution环境搭建在Virtuoso System Design Platform之上，融入了新的协同设计功能，可用于同时编辑集成电路以及系统级封装模组，多个电磁（EM）分析解算器，为设计师提供了多种物理抽取方法，可以在不破坏标准电路图的情况下，轻松地添加到电路图中，并且通过紧密集成的Virtuoso ADE Product Suite and Spectre^® RF Option，为设计师提供了值得信任的仿真和分析引擎。