OrCAD Sigrity ERC

为信号完整性（质量）提供电气规则检查

Sigrity ERC(电气规则检查)拥有电气规则检查的功能,这能让电路板设计者在没有仿真模型或者足够的信号完整性专业能力的情况下, 简单而快捷地分析信号质量的问题和原因。

由于使用了工业和市场领先的Cadence Sigrity技术, Sigrity ERC超越了简单的基于几何的设计规则检查, 分析到那些通常只能被专业SI/PI工具发现的信号质量问题。

Sigrity ERC 完整地融合进了Allegro PCB Editor, 这让设计者能够在绘制电路板时看到问题, 做出修改, 并且确认电气规则检查问题得到改正。

Sigrity ERC使得电路板布线设计者能够检查并定位信号的质量问题, 而这在以往必须要有复杂的信号完整性仿真工具和对应的工程师. 在电路板布线时使用ERC和基于仿真的规则检查可以减少总的设计时间, 同时找到并定位信号完整性的问题。

基于ERC和SRC的解决方案在保证信号质量的验证、分析问题上超越了基于DRC的解决方案，基于几何DRC经常会失误。Sigrity ERC是一项专为电路板设计者准备的业界领先的Cadence Sigrity 技术，使用了最少的设置和探针，为电路设计提供易用的接口。Sigrity ERC 实现了分析并快速定位信号质量问题的目标，这是经得起推敲的结果。

功能特点

• 不需要模型-容易被PCB电路板设计者使用
• 检测已布线PCB电路板信号的阻抗特性中的不连续性
• 检测电路板信号间的过度耦合特性
• 整合进了Allegro PCB电路板设计软件，来对有问题的信号进行更加简单化的修改

为什么ERC比DRC要更优秀呢？ 基于DRC的信号性能检测通常使用设计的尺寸信息, 包括长度、宽度、距离、空间等。他们不能确认互相连接的电气特性，例如交叉信号的损耗或者不同参考平面导致的阻抗不连续变化。相比较而言，基于ERC的电气性能检查为信号质量在几何领域进行不连续分段的分析，这包括:

• 参考平面-阻抗分析
• 参考平面-耦合分析
• 差分对布线的相位分析
• 过孔数量和所在位置的分析